DFI Spec-Architecture

DFI协议第二章，DFI的架构

1. DFI时钟和信号：
   • DFI协议要求有一个DFI时钟，以及一些由该时钟驱动的特定信号，所有这些信号都必须与DFI时钟的上升沿对齐。
   • DFI协议没有规定DFI时钟的来源，也没有限制DFI信号的接收方。
2. 互操作性要求：
   • 为了确保内存控制器（MC）和物理层（PHY）之间的DFI互操作性，需要确保以下几个方面的兼容性：
     • 信号宽度
     • 互连时序
     • 时序参数
     • 频率比
     • 功能
3. 互连时序兼容性：
   • MC和PHY之间在目标频率的互连时序兼容性是由输出信号的时序规范、接收这些信号时的建立和保持要求等决定的。每种设备都有特定定义。
4. 时序参数的灵活性：
   • DFI规范没有规定每个设备必须支持的绝对延迟或固定范围的值。某些DFI时序参数可以被指定为固定值、最大值或依赖于系统其他值的常量。
   • 在执行DFI总线上的命令时，DFI时序参数必须保持不变。不过，在某些情况下，比如频率发生变化或总线处于空闲状态时，这些参数可以被修改。
5. 频率比和数据宽度：
   • DFI和DRAM之间的频率比要求MC和PHY必须以一个共同的频率比率工作。对于匹配频率的系统，DFI写数据总线的宽度通常是DRAM数据总线宽度的两倍。
   • 在频率比系统中，为了确保MC能够在一个DFI时钟周期内发送所有必要的DRAM写数据，DFI写数据总线的宽度将按照频率比进行比例放大。
6. 信号的相位和数据字：
   • DFI信号可以有不同的后缀表示不同的相位和数据字数，例如，带有后缀 “_pN” 的相位特定信号允许MC在单个时钟周期内驱动多个命令，带有后缀 “_wN” 的数据字特定信号用于区分DRAM字是如何在DFI总线上传输的。
7. 可选协议：
   • DFI协议还支持一些可选的协议，例如数据总线反转（DBI）、循环冗余校验（CRC）、系统频率变化、命令/地址奇偶校验等。
8. 训练和系统配置：
   • DRAM类型和系统配置决定了系统可用的训练类型。系统可能会使用DFI训练，也可能支持其他训练方法。
9. 接口信号：
   • 各种DFI信号与控制、写入数据、读取数据、更新和状态接口相关，同时也列出了各信号的功能。

本文作者： ICXNM-ZLin
本文链接： https://talent-tudou.github.io/2024/12/20/DFI/DFI Spec-Architecture/
版权声明： 本作品采用 CC BY-NC-SA 4.0 进行许可。转载请注明出处！

赏

谢谢大佬打赏！

支付宝

微信